يعالج التطوير متطلبات الذاكرة المتزايدة لمراكز بيانات الذكاء الاصطناعي. كما هو مخطط له، يعمل SPHBM بنفس إنتاجية البيانات المجمعة مثل HBM4. ولكنه يستخدم عددًا أقل من الدبابيس من خلال العمل بتردد أعلى.
SPHBM4
تشبه أجهزة SPHBM4 أجهزة HBM4 المستخدمة بشكل شائع في مسرعات الذكاء الاصطناعي. ومع ذلك، فهم يستخدمون نفس قوالب DRAM على قالب قاعدة واجهة جديد يمكن تركيبه على ركائز عضوية قياسية، وفقًا لما تقوله هيئة المعايير. في المقابل، يتم تركيب HBM4 عادة على ركائز السيليكون.
نظرًا لأن SPHBM4 يستخدم نفس طبقات الذاكرة الأساسية مثل HBM4، فإن JEDEC يسلط الضوء على أن سعة الذاكرة الإجمالية لكل قدرة مكدس متطابقة. ومع ذلك، هناك فائدة إضافية لتوجيه الركيزة العضوية وهي دعم طول قناة أطول من SoC إلى الذاكرة.
ومن المحتمل أن يؤدي هذا إلى زيادة العدد الإجمالي لمكدسات SPHBM وبالتالي سعة الذاكرة الإجمالية، كما تقول.
إشارات البيانات
“حيث تحتوي واجهة HBM4 على 2048 إشارة بيانات، عند نشرها، سيحدد SPHBM4 512 إشارة بيانات مع تسلسل 4:1 لتحقيق نفس عرض النطاق الترددي”، كما كتب. جيديك.
“يسمح هذا التغيير بطبقة الارتطام المريحة المطلوبة للاتصال بالركائز العضوية.”
لاحظ أن هناك المزيد من التحديثات في الجدول الزمني. ويمكن أن تخضع معايير JEDEC للتغييرات أثناء عملية التطوير وبعدها. وهذا يشمل عدم موافقة مجلس إدارة JEDEC.
انظر أيضا: يستهدف معيار JEDEC وحدات LPDRAM لتطبيقات الذكاء الاصطناعي في مركز البيانات
